戻る


タイトル「2009年度シラバス」、フォルダ「2009年度シラバス?大学院 専門領域科目
シラバスの詳細は以下となります。

 

科目名

材料・デバイスプロセス 

担当教員

河津 哲 

対象学年

1,2 

クラス

院:専門001 

講義室

 

開講学期

1学期 

曜日・時限

時間外 

単位区分

選択 

授業形態

一般講義 

単位数

準備事項

 

備考

 

授業の詳細1

目的:
 集積回路設計技術習得の一環として、ライブラリー設計の基礎となるデバイス・プロセス・材料に関する事項を総合的な講義を通して習得させる。ここでの講義レベルはVDECの0.18μm設計基準を想定する。なお、習得達成度を測るために前半の講義中に回路設計の宿題(受講者全員異なった問題とする予定)を科し、最後に各自の設計結果の発表と指導を行う。その他、適宜に宿題を与えることがある。 

授業の詳細2

講義時間:
 講義は各回の初日は3時限とし、一日の講義は午前中10時〜12時、午後は13時30分〜16時とする。二日目(土曜日)は午前9時〜12時の2時限とする。
 

授業の詳細3

講義内容:
第一日:
 学部の講義で習得した電子デバイス、プロセスに関する知識を高度化し、目的とする設計レベルに対応するプロセス・材料によるデバイス特性への影響について講義する。一日で終了するために学部で受講した電子デバイス及びプロセスの復習を義務付ける。

第二日:
 集積回路の基本回路であるCMOSインバータを例に想定したプロセスを基にパターン設計手順を講義する。理解度により他のデジタル回路例について講義を行う。
回路例について講義を行う。 

授業の詳細4

第三日:
 高速化、標準化及び低雑音化等の設計用途に対応した設計法について講義を行う。

第四日:
 実デバイス素子特性を基にCMOSインバータ回路特性に与える影響について講義を行う。
 又、各自設計回路の指示を行う。この回路を夏休み中に各自設計を行う。

第五〜六日:
 各自設計回路のプレゼンテーションとそれに基づいた議論を通して、様々な回路設計手法の習得を図ると共に、各自の設計結果を基に若干の追加講義を行う。

授業の詳細5

その他:
 関数電卓及びグラフ用紙を持参すること。
 VDECの設計規準書は守秘義務誓約書を提出した学生のみに開示されるものなので、本講義では設計規準に準拠したレベルの基本論に止める。 

授業の詳細6

 

授業の詳細7

 

授業の詳細8

 

授業の詳細9

 

授業の詳細10

 

 


Copyright (c) 2006 NTT DATA KYUSHU CORPORATION. All Rights Reserved.