| 科目名 |
材料・デバイスプロセス |
| 担当教員 |
河津 哲 |
| 対象学年 |
1年,2年 |
クラス |
院：専門001 |
| 講義室 |
|
開講学期 |
１学期 |
| 曜日・時限 |
時間外 |
単位区分 |
選択 |
| 授業形態 |
一般講義 |
単位数 |
2 |
| 準備事項 |
|
| 備考 |
|
| 授業の詳細1 |
講義日：2011年7月21,22日、8月4,5日,9月21,22日
目的：
集積回路設計技術習得の一環として、ライブラリーを各自が設計する基礎となるデバイス・プロセス・材料に関する事項を総合的な講義を通して習得させる。ここでの講義レベルは大学に公開されているＶＤＥＣ ０.１８μｍ設計基準を想定する。
なお、習得達成度を確認するために前半の講義中に回路設計及びデバイス・プロセス・材料に関する課題（受講者全員異なった課題とする）を科し、最終日に各自の課題の発表と指導を行う。基本的にはこの発表結果を基に採点する。その他、適宜に宿題を与えることがある。
|
| 授業の詳細2 |
講義時間：
講義は３回に分けて行う。各回の講義時限は通常講義との関係で変則時間割となるので、 下記講義日・時に注意すること。合計６日間、１５時限の講義を行う。
講義内容：
第一日（７月２１日）：３，４時限
学部の講義で習得した電子デバイス、プロセスに関する知識を高度化し、目的とする設計レベルに対応するプロセス・材料によるデバイス特性への影響について総括的な講義を行う。この講義を受講するに当たり、学部で受講した電子デバイス及びプロセスの復習を義務付ける。
|
| 授業の詳細3 |
第二日（７月２２日）：１，２，３時限
微細化されることによる閾値電圧、ドレイン耐圧、駆動電流の変化及び絶縁膜耐圧など重要な要素技術についての講義を行う。
第三日（８月４日）：３，５時限
集積回路の基本回路であるＣＭＯＳインバータを例に想定したプロセスを基にパターン設計手順を講義する。理解度により他のデジタル回路例として、高速化、標準化及び低雑音化等の設計用途に対応した設計法について講義を行う。
第四日（８月５日）：１，２，３時限
実デバイス素子特性を基にＣＭＯＳインバータ回路特性に与える影響について講義を行う。
又、受講者に対する設計回路やプロセス・素子特性の課題提示を行う。この課題を次回講義日までに完成すること。
|
| 授業の詳細4 |
第五〜六日：（９月２１日：２，３，４時限、９月２２日：１，２時限）
各自課題のプレゼンテーションとそれに基づいた議論を通して、様々な回路設計手法やプロセスデバイス技術の習得を図ると共に、各自の課題発表結果を基に若干の追加講義を行う。
その他：
関数電卓及びグラフ用紙を持参すること。
ＶＤＥＣの設計規準書は秘守義務誓約書を提出した学生のみに開示されるものなので、本講義では設計規準に準拠したレベルの基本論に止め、設計手法より材料・プロセス関連の講義を昨年度より充実させる。
|
| 授業の詳細5 |
|
| 授業の詳細6 |
|
| 授業の詳細7 |
|
| 授業の詳細8 |
|
| 授業の詳細9 |
|
| 授業の詳細10 |
|