## 要旨

# ステージ単位パワーゲーティングを備えた セルフタイム型パイプラインの静的性能見積り手法

### 山口 晃平

近年、半導体プロセスの微細化に伴う、動的 (ダイナミック) 電力と静的 (リーク) 電力の増加が問題となっている. これに対し、隣接するステージ間のみで有効データ (パケット) の転送制御を行い、ダイナミック電力を削減できるセルフタイム型パイプライン (STP) に、パケットを保持していないステージの電源を遮断し、リーク電力を削減できるパワーゲーティング (PG) を適用した、ステージ単位 PG を備えた STP が既に提案されている.

本研究では、ステージ単位 PG を備えた STP の省電力効果を更に発揮することを目的とし、パイプライン段数に重点を置いてパイプライン構成を最適化する静的性能見積り手法を提案する。最適化方針としては消費電力当たりの処理性能 (エネルギ効率) に着目し、要求性能を満たす範囲で最適化を行った。消費電力は STP の持つ 4 つの期間の生起確率に着目し、処理性能はパケットが 1 ステージを通過する間隔に着目して見積りを行った。また、パイプライン段数が消費電力と処理性能に与える影響は、パイプライン段数の影響を受ける構成要素の寄生容量を変化させることで模擬した。見積り値とシミュレーション値を比較した結果、消費電力は 5.1%以内の誤差に、処理性能は 1.0%以内の誤差に収まることを確認した。また、要求性能を 1G[pps] として 40 段のステージ単位 PG を備えた STP の構成を最適化した結果、パイプライン段数を 26 段にすることで、エネルギ効率を 1.14 倍改善したステージ単位 PG を備えた STP が設計可能という見積り結果を得た。

**キーワード:** セルフタイム型パイプライン, ステージ単位パワーゲーティング, エネルギ 効率, パイプライン段数

## Abstract

A Static Performance Evaluation Method for Self-Timed Pipeline with Stage-by-Stage Power Gating

#### Kohei YAMAGUCHI

The amount of dynamic and leakage power of mkutodern LSI chips are recently increasing along with miniaturization of the semiconductor process. Self-timed pipeline (STP) transfers data by the local negotiation between adjacent stages, and thus it reduces the dynamic power dissipation. In addition, power gating (PG) technique is easily applied to each STP stage so as to reduce the leakage power at all idle stages having no data. We have already proposed STP with stage-by-stage PG.

This paper proposes a static performance evaluation method for optimizing the pipeline depth of STP with stage-by-stage PG. The optimization policy pays attention that the energy-performance efficiency is optimized for the required performance with considering the occurrence probability at four periods and interval of the packet which passes through one stage. In addition, the influence of the pipeline depth was associated with the parasitic capacitance variation of the stage. The comparative result of estimation and simulation is shown below. The simulation accuracy of power consumption and the processing performance are less than 5.1% and 1.0% respectively. The proposed method indicates that pipeline depth 26 is 1.14 times energy-performance efficient than pipeline depth 40 in case of a simple experimental STP with 1G packet/second.

key words: Self-timed pipeline, Stage-by-stage power gating, Energy efficiency,
Pipeline depth