

# FPGA を用いたリアルタイム音響補正

1150129 藤岡 治仁

高知工科大学 電子工学専攻 橋研究室

## 1. はじめに

Altera 社製の DE2 ボードを用いて入力された電子楽器の出力音に残響音を付加させるデジタル・エフェクターの設計を行う。なお、回路設計は、VerilogHDL を使用して DE2 ボード上の FPGA(Field Programmable Array)に実装する。測定は、設計したデジタル・ディレイと自作したアナログ・ディレイ、試作されているデジタル・ディレイの3つで行う。

## 2. デジタル・エフェクターの設計

設計した回路の全体構成を図 1 に示す。設計するにあたり、I2C を用いた Audio CODEC 設定変更の仕様設定設計、ビット列変換回路設計、IIR フィルタの設計 3 つのセクションに分けた。

信号の流れは、DE2 の LINE-IN からアナログの信号を入力して、オーディオ制御回路で AD 変換して、残響処理を行った後に、DA 変換でアナログ信号に戻し LINE-OUT から出力する。なお、AD 変換後は直列の信号であるため、シリアル・パラレル変換器(SPC)で並列信号にしてパラレル・シリアル変換器(PSC)で元の直列信号に戻すビット列の変換を行う。




図 1, デレイエフェクター設計回路

## 3. IIR フィルタ (残響回路) の設計

今回のディレイを実現させるため、IIR フィルタが残響処理を行う。設計する IIR フィルタの構成図を図 2 に示した。乗算結果を加算していく積和演算器では、乗算器の結果を逐一メモリに保存する単純な回路よりも高速に動作するという利点がある。




図 2, IIR フィルタ構成図

## 4. デジタル・エフェクター測定

設計した FPGA のデジタル・ディレイの測定図を図 3 に示し、また図 4 ではディレイの波形である。図 5 は、自作したアナログ・ディレイとそのディレイの波形を図 6 に示している。図 7 では、現在市販されている BOSS 社製の GT-10 Guitar Effects Processor と呼ばれるデジタル・エフェクターの測定グラフとそのディレイの波形が図 8 である。




図 3, IIR フィルタの FFT 波形




図 4, IIR フィルタの波形




図 5, 自作ディレイの FFT 波形




図 6, 自作ディレイの波形




図 7, 市販ディレイの FFT 波形



図 8, 市販ディレイの波形

## 5. まとめ

VerilogHDL を用いて FPGA 上に残響回路(IIR フィルタ)を実装できたが、ノイズが酷すぎて正確なディレイ音を確認することができなかった。このノイズを低減させるためには、SPC と PSC に改良の余地があると考えている。