

# 粗粒度再構成可能アーキテクチャ探索のための評価検証環境の構築

## 1160014 井上 智哉(密山研究室)

### 1. はじめに

再構成可能アーキテクチャは、アプリケーションマッピングの結果によって面積や配線遅延が大きく変わるといふ特徴がある。そのため、再構成可能アーキテクチャ開発において、配置配線ツールを用いた実アプリケーションマッピングの結果から、配線構造を定量的に評価することが重要である。先行研究[1]では、これを実現するアーキテクチャ開発環境の構築を進めてきた。本研究では、アーキテクチャ探索から動作検証まで統合して行える環境の構築を目的として、これまで構築してきたアーキテクチャ開発環境に、回路構成ならびにマッピング結果の表示機能と論理検証用 RTL ソース生成機能を追加する。

### 2. 構築環境

図1に構築する環境の全体構成を示す。これまで構築した環境では、アーキテクチャパラメータからアーキテクチャ定義ファイルを生成し、実アプリケーションのマッピング結果を基に配線構造の評価が可能である。アーキテクチャ定義ファイルと配置配線結果から、論理検証用のRTLソースを自動的に生成することで、配置配線後のアーキテクチャの機能の検証が可能なる環境を構築する。アーキテクチャ定義ファイルから抽出した情報を基に、アーキテクチャを描画する環境を追加することで、設定したアーキテクチャパラメータに基づく回路図を表示する。さらに、表示された回路図上にアプリケーションマッピング結果を反映することができ、視覚的に配置配線の結果を確認できる。




図1. 構築環境の全体構成

### 3. 論理検証環境

アーキテクチャ定義ファイルは、入出力宣言やモジュール呼び出しの記述しかなく、PE 内部の演算機能に関する情報がない。そこで、アーキテクチャ定義ファイルに図2に示すようなPEの演算機能を定義するVerilog-HDL記述を追加したRTLソースを自動生成するスクリプトを作成した。この自動生成した再構成可能アーキテクチャのRTLソースと、アプリケーションマッピング結果の構成情報を用いて、一般的なシミュレーションツールを用いた論理検証を行うことが可能となっている。




図2 ALUの演算機能定義

### 4. 回路図表示環境

回路図表示環境として、アーキテクチャ定義ファイルから、配線構造の回路図を表示することができる。処理の流れとして、まずアーキテクチャ定義ファイルをRuby スクリプトで解析し、回路表示に必要な情報を抽出する。この情報から表示用プログラムに対応した形式のファイルを自動生成する。回路図表示プログラムは、開発プラットフォームの依存性をなくすためJavaを用いた。ツール起動時にはアレイの全体構成を表示する。各スイッチブロックやPEを選択することで、それぞれの内部の回路図を表示する。さらに、自動配置配線で得られた構成情報を取り込むことにより、図3に示すように、マッピングに使用する配線リソースがハイライトすることで、マッピング結果を可視化する機能を持つ。この画面上で、使用配線等を変更することによって構成情報を編集できる機能を現在開発中である。




図3 回路図表示

### 5. まとめ

アーキテクチャ定義ファイルから、論理シミュレーション可能なRTLソースを生成するスクリプトを作成した。さらに、その回路図を描画できる環境を構築し、配置配線結果を表示する機能を追加した。今後は、作成した回路図表示ツールを用いて、回路図入力による配置配線の編集機能を追加する。

### 参考文献

- [1] 森岡 俊樹, 山本 浩平, 密山 幸男, “再構成可能配線構造検討のための性能評価環境の構築,” 情報処理学会研究報告, 2015-SLDM-170, 2015年3月.