

商用 FPGA における動作速度の負荷依存性に関する実験的評価

1160022 栄口 真紀雄 (密山研究室)

1 はじめに

製造プロセスの微細化により、LSIの高速化・高性能化が進み続けてきた。その一方で、負荷変動や供給電圧変動などの動的な要因のほか、チップ内ばらつきや経年劣化が動作速度に与える問題が顕在化している [1][2]。先行研究 [3] では、商用 FPGA において負荷変動が動作速度などに与える影響を評価しているが、FPGA の動作温度範囲 85°C を超えている場合もあり、FPGA が安定動作しているかの懸念がある。さらに、測定した FPGA は2個のみであるため、チップ間ばらつきを評価するまでに至っていない。そこで、本研究では、測定環境の評価項目を追加し、負荷変動が動作速度やチップ間ばらつきなどに与える影響を評価する。

2 動作速度の測定方法と評価項目

先行研究 [3] では、Altera 社 Cyclone IV EP4CE115F29 を搭載する FPGA ボード Terasic DE2-115 を用い、負荷変動による影響を評価している。本研究では、同様の測定手法を用いて5枚の同一種類の FPGA ボードを測定する。測定用回路の配置箇所ごとに(図1)、負荷変動による影響を評価する。発振周波数の測定に用いた測定用発振回路を図2に示す。測定用発振回路は、リングオシレータとその発振周波数を保持する分周回路で構成される。




図1: 配置箇所




図2: 測定用発振回路の構成

温度安定時、高温時、低温時の3つの環境で測定を行う。低温時では、温度の影響を排除するためにチップ温度を30°Cにした状態で測定する。温度安定時では、負荷回路をチップの温度上昇が安定するまで一定時間動作させチップ温度を高温にした状態で測定を行う。高温時では動作温度範囲0°C~85°C内で測定を行う。

3 実験結果

3.1 温度安定時

温度安定時における各評価項目の測定結果を図3に示す。図3(a)に5枚の同一種類の FPGA ボードでの測定結果の平均値を示す。負荷回路数の増加に伴って発振周波数は低下しているが、測定位置によって最大6.9%異なっていた。図3(b)に示すように、各測定位置での発振周波数のチップ間ばらつきは、測定位置によって最大11.9%異なった。

3.2 高温時(上限85°C)

高温時の測定結果を図4に示す。図4(a)より、高温時の発振周波数は、測定箇所A,D,Eで温度安定時と同じ傾向を示した。測定箇所B,Cでは、上限が85°Cに制限された事で温度安定時に比べ発振周波数の低下傾向は緩やかになった。




図3: 温度安定時




図4: 高温時(上限85°C)




図5: 低温時(30°C固定)

測定箇所による発振周波数のばらつきは、温度安定時と比べ小さくなり最大で10.7%となった。図4(b)より、チップ間ばらつきはも同様に、最大で10.9%となった。

3.3 低温時(30°C固定)

低温時における測定結果を図5に示す。測定位置による発振周波数は、温度安定時や高温時と同様の傾向が見られた。ばらつきの変化は、温度安定時や高温時に対して小さく、負荷変動の影響が少ないことがわかった。

4 まとめ

複数の FPGA において、負荷状況が動作速度およびチップ間ばらつきなどに与える影響を定量的に評価した。発振周波数のチップ間ばらつきは、温度安定時や高温時が負荷変動によって大きく変わるのに対して、低温時は負荷変動の影響を大きく受けなかった。

参考文献

- [1] 石井翔平, 小林和淑, “90nm プロセス商用 FPGA にマッピングしたリングオシレータの発振周波数の劣化評価,” 信学技報, VLD2011-55, pp.19-24, 2011年11月4日。
- [2] E. Stott, et al., “Variation and Reliability in FPGAs,” Design & Test, IEEE, pp.50-59, 2013年6月。
- [3] 浅田亮志, 密山幸男, “FPGA 動作速度の負荷依存性に関する実験的評価,” 電子情報通信学会 総合大会, D-18-6, 2015年3月。