要旨

超低電圧動作向きセルフタイム型 データ転送制御回路の検討

小川 友暉

近年 CMOS プロセスの微細化に伴って、消費電力の低減と性能向上の両立が困難になり、ムーアの法則は限界を迎えている。消費電力を下げるためにはボルテージスケーリングが主要であり、NTC(Near-Threshold Computing)と呼ばれる、しきい値付近もしくはしきい値以下で回路を動作させることによって消費電力を低減する手法が有望視されている[1]。電源電圧を下げることによって、遅延の増大、性能ばらつきの増加、機能故障の増加などの問題が生じるが、クロックを用いないセルフタイム型パイプライン(STP:Self-Timed Pipeline)は、原理的にばらつきに対してロバストな特徴を有している。

しかし通常の回路同様に CMOS で構成されるため、回路の遅延は指数的に増加する。 VDD の 2 乗に比例してスイッチング電力は削減できるが、1 回の演算操作時間が長くなる ことからリーク電力量は増加するため、消費電力が最小になる電圧が存在する。

本研究では、セルフタイム型パイプライン(STP)[3] のデータ転送制御回路(C素子)を対象に、温度としきい値ばらつきに対してロバストな C素子の構成法を検討した。さらに、動的電圧制御を行う場合を想定し、構成した C素子の下限電圧値を明らかにし、処理負荷によって電圧のスケーリングを行う。 $65 \, \mathrm{nm} \, \mathrm{SOI}(\mathrm{Silicon} \, \mathrm{on} \, \mathrm{Insulator})$ -CMOS プロセスを用いて、コーナー条件を用いた SPICE によって評価を行った結果、検討した C素子回路の動的電圧制御時の下限電圧値は、 $160 \, \mathrm{mV} \, \mathrm{v}$ であることが判った。

キーワード Near-Threshold Computing, セルフタイム型パイプライン, コーナー条件

Abstract

A Study on Self-Timed Pipeline Control Circuit for Ultra-Low Voltage Operation

Tomoki OGAWA

In recent years, it is difficult to improve both performance and energy efficiency of LSI systems by virtue of the miniaturization of CMOS process as Gordon Moore said in 2015 "I see Moore's law dying here in the next decade or so." However, lower power devices are still demanded, especially in growing IoT market.

Near-/Sub-threshold voltage operation is one of promising ultra-low-power techniques, but there are critical issues on exponential performance degradation, huge performance variations, and high probability of functional failures. In order to solve those issues, this study focuses on the self-timed pipeline circuit which has inherent robustness against circuit delay fluctuation.

In this study, a self-timed data-transfer control circuit operable under sub-threshold voltage is proposed. It is called C element. In order to verify robustness of the proposed circuit, SPICE code is described based on 65nm CMOS process library and they are simulated under various conditions, e.g., 1.2V to 0.1V V_{dd} , -20°C to 75°C, process corner conditions. The results showed that the designed C element circuit can operated under 160 mV at minimum.

key words Near-threshold Computing, Self-Timed Pipeline, Silicon on Insulator, Process Corner