教員情報詳細

LANGUAGE ≫ English
liao-wang-1.jpg

廖 望LIAO Wang

教員略歴

学位 博士(情報科学)
学歴 大阪大学情報科学研究科情報システム工学 修了(2019)
東北大学(中国)情報科学研究科制御理論および工学 修了(2015)
瀋陽工業大学(中国)電気工学学部制御工学 卒業(2013)
職歴 高知工科大学 システム工学群 講師(2023~)
東京大学 光量子科学研究センター 客研究員(2023~)
東京大学 光量子科学研究センター 特任研究員(2021~2023)
NTT コンピュータ&データサイエンス研究所 訪問研究員(2022~2023)
高知工科大学 システム工学群 助教(2019~2021)
大阪大学 情報科学研究科 招へい研究員(2019~2021)
資格
専門分野 大規模集積回路
FPGA
量子誤り訂正
研究室 名称 量子・古典集積回路研究室
詳細  集積回路は億単位の微細な計算回路のユニットを巧みに集約し、情報社会の頭脳である計算機の核心を成しています。人工知能等の多彩な情報システムを支える膨大な計算力需要に着目し、本研究室は既存の古典集積回路の高効率・高信頼性を目指しています。さらに、計算方法を抜本的に革新する量子計算機の実用化で必要となる量子誤り訂正などの制御を行う回路の集積化問題に挑戦し、大規模な量子計算機の実現に取り組んでいます。
所属学会 IEEE

横スワイプで表の続きをご覧いただけます。

本年度担当講義

学部・学群 CAD・図学 / 情報処理概論 / 電子・光システム工学実験2
大学院 量子計算概論

横スワイプで表の続きをご覧いただけます。

研究シーズ

相談可能な領域 集積回路設計
回路およびシステム信頼性評価
量子誤り訂正構成設計
現在の研究 ソフトエラー

FPGAに基づく深層学習アクセラレータ

誤り耐性量子計算

メッセージ

研究業績

主な受賞歴など

  • IEEE CAS関西支部 学生研究奨励賞(2020)
  • RADECS 2018 Best Paper Reward(2018)

代表的な研究論文

タイトル 著者 発表誌 発表年
WIT-Greedy: Hardware System Design of Weighted ITerative Greedy Decoder for Surface Code LIAO Wang,Suzuki Yasunari,Tanimoto Teruo,Ueno Yosuke,Tokunaga Yuuki ASP-DAC 2023
Circuit designs for practical-scale fault-tolerant quantum computing Yasunari Suzuki,Yosuke Ueno,LIAO Wang,Masamitsu Tanaka,Teruo Tanimoto IEEE Symposium on VLSI Technology and Circuits 2023
A Terrestrial SER Estimation Methodology based on Simulation coupled with One-Time Neutron Irradiation Testing Shin-Ichiro Abe,Masanori Hashimoto,LIAO Wang,Takashi Kato,Hiroaki Asai,Kenichi Shimbo,Hideya Matsuyama,Tatsuhiko Sato,Kazutoshi Kobayashi,Yukinobu Watanabe IEEE Transactions on Nuclear Science,Vol.70,No.8,pp.1652-1657 2023
Q3DE: A Fault-Tolerant Quantum Computer Architecture for Multi-bit Burst Errors by Cosmic Rays Suzuki Yasunari,Sugiyama Takanori,Arai Tomochika,LIAO Wang,Inoue Koji,Tanimoto Teruo IEEE MICRO 2022
Impact of Neutron-Induced SEU in FPGA CRAM on Image-Based Lane Tracking for Autonomous Driving: From Bit Upset to SEFI and Erroneous Behavior Tanaka Tomonari,LIAO Wang,Hashimoto Masanori,Yukio Mitsuyama IEEE Transactions on Nuclear Science,Vol.69,No.1 2022
Characterizing Energetic Dependence of Low-Energy Neutron-induced SEU and MCU and Its Influence on Estimation of Terrestrial SER in 65-nm Bulk SRAM LIAO Wang,Ito Kojiro,Abe Shin-ichiro,Mitsuyama Yukio,Hashimoto Masanori IEEE Transactions on Nuclear Science,Vol.68,No.6 2021
Impact of the Angle of Incidence on Negative Muon-induced SEU Cross Sections of 65-nm Bulk and FDSOI SRAMs LIAO Wang,Hashimoto Masanori,Manabe Seiya,Watanabe Yukinobu,Abe Shin-ichiro,Tampo Motonobu,Takeshita Soshi,Miyake Yasuhiro IEEE Transactions on Nuclear Science,Vol.67,No.7 2020
Analyzing Impacts of SRAM, FF and Combinational Circuit on Chip-level Neutron-induced Soft Error Rate LIAO Wang,Hashimoto Masanori IEICE Transactions on Electronics,Vol.E102C,No.4 2019
Similarity Analysis on Neutron and Negative Muon-induced MCUs in 65-nm Bulk SRAM LIAO Wang,Hashimoto Masanori,Manabe Seiya,Abe Shin-ichiro,Watanabe Yukinobu IEEE Transactions on Nuclear Science,Vol.66,No.8 2019
Measurement and Mechanism Investigation of Negative and Positive Muon-induced Upsets in 65-nm Bulk SRAMs LIAO Wang,Hashimoto Masanori,Manabe Seiya,Watanabe Yukinobu,Abe Shin-ichiro,et al. IEEE Transactions on Nuclear Science,Vol.65,No.8 2018

横スワイプで表の続きをご覧いただけます。

学会発表・講演など

  1. Characterization of 65-nm Bulk SRAM Using Muon, Spallation and Quasi-monoenergetic Neutron Sources,ソフトエラー勉強会(2018)
  2. Contributions of SRAM, FF and Combinational Circuit to Chip-Level Neutron-Induced Soft Error Rate -- Bulk vs. FD-SOI at 0.5 and 1.0V --,NEWCAS(2019)
  3. Measurement and Mechanism Investigation of Negative and Positive Muon-Induced Upsets in 65nm Bulk SRAMs,RADECS(2017)
  4. Similarity Analysis on Neutron- and Negative Muon-induced MCUs in 65-nm Bulk SRAM,RADECS(2018)
  5. Impact of Incident Angle on Negative Muon-Induced SEU Cross Section of 65-nm Bulk SRAM,RADECS(2019)
  6. Characterizing Energetic Dependence of Low-Energy Neutron-induced MCUs in 65 nm bulk SRAMs,IRPS(2020)
  7. SRAM FPGAに実装した白線追跡に基づく自動運転ロボットのソフトエラー信頼性評価,ソフトエラー勉強会(2021)
  8. WIT-Greedy: Hardware System Design of Weighted ITerative Greedy Decoder for Surface Code,量子ソフトウェア研究会(2022)
  9. Test flow for soft error-induced malfunction in FPGA-based autonomous driving system using virtual environment,ATS 2022(2022)
  10. WIT-Greedy: Hardware System Design of Weighted ITerative Greedy Decoder for Surface Code,ASP-DAC 2022(2023)

科学研究費

KAKENは国立情報学研究所が行っているサービスです。

区分 研究課題 研究種目 研究期間 課題番号
代表 宇宙環境で最先端商用SRAMベースFPGAの対ソフトエラー構成情報保護技術の確立 若手研究 2021 - 2023 21K17721

横スワイプで表の続きをご覧いただけます。

社会貢献及び広報活動

横スワイプで表の続きをご覧いただけます。